meta data for this page
This is an old revision of the document!
IO-Board FPGA
Funktion
Optionen und Alternativen
Performance
Datum
Beginn des Projekts: June 2016
Status
Aufwand für Nachbau:
Entwickler
Anwender
Schaltungsprinzip
Schaltplan
- Der Schaltplan im PDF-Format
- Die Source des Schaltplans ist auf der Download-Seite des Wiki abgelegt.
Layout
- Abmessungen der Leiterplatte:
- Versorgung:
- Eingang:
- Ausgang:
- Anzeigen:
- Der Bestückungsdruck: ioboard_layout.pdf
- Die Bestückungsliste: ioboard_bom.pdf, ioboard_bom.xls
- Die gezippten Gerberdaten für die Bestellung der Platine
- Die Source des Layouts im pcb-Format liegt auf der Download-Seite des Wiki.
Gehäuse
Test
Bedienung
Bilder
Kalkulation
| was | wieviel | E-Preis | Preis | Anmerkung |
|---|---|---|---|---|
| Leiterplatte | 1x | ??.?? € | € | 1/n von XXX EUR |
| Gehäuse | 1x | ??.?? € | € | |
| * | ?x | ??.?? € | € | … |
| R,C | ??x | 0.02 € | € | Bauform 0805 |
| Bestückung | ??.00 € | bei SRM | ||
| Verschnitt | ?.?? € | |||
| Summe | € | |||
Meckerliste
Was für die nächste Version zu tun ist: (
: verworfen, 
: in Arbeit, 
: im Schaltplan, aber noch nicht im Layout, 
: erledigt)
- Es sollte eine Möglichkeit geben, den Offset zu kompensieren.
- Der FPGA arbeitet mit 3.3V-Pegel. Der Analog-zu-Digitalwandler AD976 arbeitet mit 5V-Logik. Das wurde bei der Planung übersehen. Die entsprechende Pegelumsetzung passiert im Moment mit Spannungsteilern auf Lochraster improvisiert. Besser wären speziell für diese Aufgabe ausgelegte Treiberbausteine wie 74LVX244.