

Frequenzteiler

Funktion

Teilt 10MHz auf 100kHz runter.

Performance

100kHz Ausgangssignal hat scharfe Peaks von 100ns Breite.

Datum

Beginn des Projekts: June 2013

Status

Schaltplan zum Nachbau auf Lochraster-Platte vorhanden.

Entwickler



Anwender



Schaltungsprinzip

Das Herunterteilen des Eingangssignals wird mittels des Bauteils [ICS674-01](#) umgesetzt. Der ICS674-01 ist frei konfigurierbar und ermöglicht ein Teilungsverhältnis zwischen

Schaltplan


- Der [Schaltplan](#) im PDF-Format
- Die Source des Schaltplans ist auf der [Download-Seite des Wiki](#) abgelegt.

Test

Ist ein 10MHz Eingangssignal angeschlossen, so liegt am Ausgang ein 100kHz Signal mit sharfen Peaks von 100ns Breite an.

Meckerliste

Was für die nächste Version zu tun ist: (



: verworfen,



: in Arbeit,



Schaltplan, aber noch nicht im Layout,

: im



: erledigt)

From:
<https://elektroniq.iqo.uni-hannover.de/> - **ElektronIQ**

Permanent link:
https://elektroniq.iqo.uni-hannover.de/doku.php?id=eigenbau:frequenzteiler_10_mhz_zu_100_khz:start&rev=1371551171

Last update: **2013/06/18 10:26**

